


第一章

1 (多) 下面选项中是用集成电路实现电路系统的好处的是: ____

- A 体积小、重量轻
- B 单位功能的制造成本低
- C 性能高
- D 可靠性高
- E 功能更丰富

正确答案: ABCDE


2 如果利用开关共享的方法化简下面的 MOS 开关网络, 那么晶体管 M2 和晶体管 M____可以合并成一个, 晶体管 M4 和晶体管 M____可以合并成一个。



A、3 B、5 C、6 D、7 E、8

正确答案: E C


3 请写出下面逻辑门所对应的布尔表达式是



正确答案: B

4 (多)

如果要用一个静态互补 CMOS 逻辑门实现 $Z = \overline{AB + C}$ 的逻辑功能, 其电路图如下, 其中编号 (1) - (6) 依次应该连接的信号是: _____



A、A B C C A B

B、B A C C A B

C、B A C A C B

D、A B C A B C

正确答案：AB

5 集成电路的主要生产阶段分为：圆片制备->前端工艺->后端工艺->划片->封装，其中器件之间的导线连接是在第__步完成的。

A1

B2


C3

D4

E5


正确答案：C

6 下图的版图中 NMOS 管在__边，PMOS 管在__边。



正确答案：左 右

7 在下面的晶体管剖面图中依次标出各个编号所指的部位对应的 MOS 管的结构名称和此晶体管的类型，表述正确的是__



A 栅、源/漏区、源/漏区、衬底、NMOS

B 衬底、源/漏区、源/漏区、栅、PMOS

C 栅、源/漏区、源/漏区、衬底、PMOS

D 源/漏区、栅、衬底、源/漏区、NMOS

正确答案：C

8、N 阱的引出端处需要进行__型的重掺杂

A、n B、p

正确答案：A

第二章(上)

1、下面工艺参数变化会使得 NMOS 硅栅晶体管的阈值电压升高的有

A 多晶硅和衬底半导体材料之间的功函数差的绝对值增大

B 栅氧化层厚度变薄（单位面积的栅氧化层电容增大）

C 氧化层中的表面电荷（正电荷）减少

D 在沟道区人工注入 p 型杂质离子使得单位面积的电荷密度升高

正确答案：CD


NMOS 管增大功函数差绝对值，会降低阈值电压；栅氧化层厚度变薄会使得单位面积的栅氧化层电容增大，强反型所需要充电的电荷是不变的，电容增大，对应的电容电压（即阈值电压）就会减小；氧化层表面正电荷增加了 $V_{gs}=0$ 时衬底中的负电荷，可以降低阈值电压，相应地，当表面电荷量减小，阈值电压就会升高；在沟道区注入多余的 p 型离子，增加单位面积的电荷密度，将使 Q_B 的绝对值增大（注意 NMOS 的 Q_B 是负数），阈值电压升高，因此正确答案是 C 和 D。这道题目也可以从课程中给出的 V_T 公式（本节附件讲义第 13 页）直接得出，需要注意公式中各个符号在 NMOS 管中的正负号。

2、填空题

增强型 PMOS 晶体管的阈值电压_____0，发生强反型时的 V_{GS} 应该_____0。（填写>或<号）

正确答案：< <

3 下图是短沟增强型 NMOS 管的一阶手工分析模型的源漏电流-源漏电压关系图，L1、L2 和 L3 三条虚线把晶体管的工作区划分为三个区域（分别用 I、II、III 表示），它们分别对应线性区（电阻区）、速度饱和区和饱和区。下列工作区名称对应关系正确的是



AI-线性区， II-饱和区， III-速度饱和区

BI-速度饱和区， II-饱和区， III-速度饱和区

CI-截止区， II-速度饱和区， III-饱和区


DI-线性区， II-速度饱和区， III-饱和区

正确答案：D

4 短沟 MOSFET 速度饱和区工作时漏源电流与 $(V_{GS}-V_T)$ 的_____次方成正比；长沟器件饱和区工作时漏源电流与 $(V_{GS}-V_T)$ 的_____次方成正比。（填阿拉伯数字）

正确答案：1 2

5(多)根据下图所示的 MOS 管版图，可知下列几个寄生电容与沟道宽度 W 成正比的有 （粉色为多晶硅层，绿色为有源区层，黑色为接触孔层，深绿色为金属层）



- A 栅与源漏区的耦合电容
- B 扩散区的底板电容
- C 栅-沟道电容
- D 扩散区的侧壁电容

正确答案：ABC

A、 $C_{gs0} = C_{gd0} = C_0 W$ B、 $C = C_j \cdot W_s \cdot L$ C、与 $W \cdot L$ 成正比，同 B

D、 $C = C_{jsw} (2L_s + W)$ 比值不变成正比，比值变化正相关

6 已知一个 MOS 管的单位面积栅氧化层电容等于 $6 \text{ fF}/\mu\text{m}^2$ ，它的沟道宽度为 $2 \mu\text{m}$ ，有效沟道长度为 $0.25 \mu\text{m}$ ，当它的源漏端和栅极都接地的时候，它的栅极的 MOS 电容（不考虑交叠）等于_____fF；当把栅极电压提高到阈值电压以上，栅极的对地电容（不考虑交叠）等于_____fF；当把漏极电压提高（ V_{GS} 维持 $> V_T$ ），随着 V_{DS} 增加，栅极的对地电容会_____（增大/减小）。（所有小数保留小数点后两位）

正确答案: ["3.00", "3"] 正确答案: ["3.00", "3"] 正确答案: ["减小"]

第二章（下）

1 （多）下列参数变化会引起 NMOS 晶体管阈值电压降低的是

- A 沟道长度 L 缩短
- B 晶体管的 V_{DS} 增大
- C 源端电位升高（衬底接地）
- D 增加衬底掺杂浓度

正确答案：AB

2 一个 PMOS 管的零偏置 ($V_{BS}=0$) 阈值电压等于 $-0.4V$ ，体效应系数等于 -0.4 ，计算 $V_{SB}=-2.5V$, $2\phi_F=0.6V$ 时的阈值电压等于_____V (保留小数点后两位)。

正确答案: -0.79

3 亚阈值电流的大小和晶体管的过驱动电压 $V_{GS}-V_T$ 成__关系。

A 指数


B 平方

C 线性

D 无

正确答案: A

4 (多) 下图的 NMOS 晶体管存在的电源漏电流有____ (注意晶体管的偏置情况!)



A 亚阈值漏电流

B 栅氧漏电流

C 扩散区 pn 结漏电流

D 栅极感应漏端漏电

正确答案: ACD

栅氧化层隧穿电流是沟道中的载流子隧穿穿过氧化层形成的电流，其形成条件包括 (1) 栅极和沟道之间存在电势差，(2) 沟道区中存在载流子——即晶体管开启存在沟道，而本题中的 NMOS 处于截止状态，因此不存在栅氧漏电流。

5 当温度升高时，MOS 管的漏极饱和电流将____， 亚阈值漏电流将_____。

A 上升，下降

B 上升， 上升


C 下降，上升

D 下降，下降

正确答案: C

第三章

1 下列 VTC 曲线图对应功能正确的反相器的是: ()



A B C D

正确答案: A

2 单选题 (1 分)

对一个 CMOS 反相器，增大 PMOS 管和 NMOS 管的沟道宽度之比(W_p/W_n)，其开关阈值将 ____；当 NMOS 管的阈值电压变大，对称反相器所对应的 W_p/W_n 应该 ____。

A 增大；增大

B 减小；减小

C 增大；减小

D 减小；增大

正确答案: C

3 单选题 (1 分)

数字集成电路中的噪声来源主要有片内的____噪声，和来自片外的____噪声，前者与信号摆幅____，后者与信号摆幅____。

A 耦合，电源地，无关，成正比

B 耦合，电源地，成正比，无关


C 电源地，耦合，成正比，无关

D 电源地，耦合，无关，成正比

正确答案: B

4 单选题 (1 分)

下列两种反相器的 VTC 曲线，正确的是——



A B

正确答案: A

5 判断题 (1 分)

当电源电压低于 MOS 管的阈值电压后逻辑门将无法正常工作。


正确答案：×

在几十 mV 以上，即便是低于阈值电压，也可以正常工作，称为亚阈值逻辑/电路。

6 可靠工作的反相器的 VTC 曲线按照导数可以分为三个区间，从左到右依次是导数 >-1 ，导数 <-1 ，导数 >-1 ，它们之间的分界点对应反相器的最低输入高电平和最高输入低电平。

正确答案：√

7 下图所示的 NOR 门下列两种情形所对应的开关阈值电压高的是____




A A=0, B 信号变化

B A 和 B 一起按相同的方向变化

正确答案：A

8 下图所示的 NOR 门，当 $A=1, B=0$ ，影响电路稳定性的噪声容限是____



A A 输入端的高电平噪声容限

B A 输入端的低电平噪声容限


C B 输入端的高电平噪声容限

D B 输入端的低电平噪声容限

正确答案：A

$A=1, B=0$ 时，NOR 门输出低电平，因此影响电路稳定性的噪声是引起输出向 1 翻转的噪声，即电路的高电平噪声容限；由于当前情形只要 A 由 1 变为 0，电路就会翻转（B 由 0 变 1 不会改变电路输出），即 A 是当前的关键信号，所以电路状态对 A 的噪声敏感；综上所述，影响电路稳定性的噪声容限是 A 的高电平噪声容限。

9 下图所示的 NOR 门哪种输入图形对应的开关阈值电压大? ____



A = 0, B 变化

B = 0, A 变化

正确答案: B 考虑体效应影响后, B 连接的 PMOS 管的阈值电压比 A 控制的 PMOS 管低 (绝对值更大), 所以 B 管导通需要的输入电压更低, 因此 B 变化对应的开关阈值电压更低。

B 管: $V_{BS} > 0$, γ 为负, V_{th} 为负数且更小。

第四章 (上)

1 一个 CMOS 反相器的假设该反相器输出端翻转时的充电电阻和放电电阻是恒定的, 充电电阻为 $108.5k\Omega$, 放电电阻为 $13k\Omega$, 其驱动负载电容为 $6fF$, 求它的传播延时等于 ____ps (精确到小数点后 1 位)

正确答案: 251.5

$0.69c(Reqn+Reqp)/2$

2 一个 CMOS 反相器它所驱动的外部负载电容远大于它自身的寄生电容 (即不考虑反相器自身的寄生负载电容), 当维持两个晶体管的沟道长度不变, 把它们的沟道宽度 (W 值) 同时放大 2 倍, 那么它的传播延时将近似 ()

A 增大 2 倍

B 缩小 2 倍

C 不变

D 增大 4 倍

E 缩小 4 倍

正确答案: B

按照理想的手工分析模型, 由于反相器中每个 MOS 管的漏端寄生电容 (即输出节点上的本征负载) 与 W 成正比, 而 MOS 管的等效导通电阻与 W 成反比, 而传播延时与 RC 的积成正比, 所以当只考虑本征负载时, 改变晶体管尺寸 RC 的积是不变的, 传播延时近似不变, 这也是反相器本征延时的重要性质。

3 一个 CMOS 反相器它所驱动的外部负载电容远小于它自身的寄生电容 (即只考虑反相器自身的寄生负载电容), 当维持两个晶体管的沟道长度不变, 把它们的沟道宽度 (W 值) 同时放大 2 倍, 那么它的传播延时将近似 ()

A 增大 2 倍


- B 缩小 2 倍
 - C 不变
 - D 增大 4 倍
 - E 缩小 4 倍
- 正确答案： C

- 4 CMOS 反相器的传播延时随着电源电压升高而__
- A 变长
 - B 变短
 - C 不变
- 正确答案： B

- 5 对称反相器的 t_{pLH} _____ $t_{pHL}(=, <, >)$, PMOS 和 NMOS 管尺寸比的工业界经验值为 $W_p: W_n =$ _____ : _____
- 正确答案： = 2 1

6 填空题 (4 分)

分析下图所示的逻辑门，如果采用对称逻辑门设计，图中的几个晶体管尺寸系数应该是：
 $W_1 =$ _____, $W_2 =$ _____, $W_3 =$ _____, $W_4 =$ _____。(设与它驱动能力相同的对称反相器的 NMOS 管的 W 值为单位 1，所有晶体管的沟道长度 L 都相同。)



正确答案： 8 8 2 1

- 7 判断题：复杂逻辑门的传播延时与它的输入图形无关。
- 正确答案： ×

- 8 大扇入或非门的最大传播延时与它的扇入 ()
- A 成正比
 - B 成平方关系
 - C 无关
 - D 成反比
- 正确答案： B

- 9 真实逻辑门的延时与输入信号的翻转时间__，与逻辑门的负载电容__。

- A 有关，无关
- B 无关，成线性关系
- C 有关，成线性关系
- D 有关，成非线性关系

正确答案：D 真实情况中逻辑门的延时与输入信号的翻转时间和外部负载电容之间存在着非线性的关系，因此工业界使用的 EDA 工具中采用非线性查找表模型 (NLDM) 来计算单元延时。我们所讲授的简单模型只适用于手工分析。

第四章（下）

1 下列因素哪个不会影响一种给定逻辑门的本征延时（）（注：不是归一化本征延时）

- A 尺寸系数
- B 工艺参数
- C 电源电压
- D 温度

正确答案：A

2 逻辑门的努力延时随着门的尺寸系数增大而减小。

正确答案：√ $0.69RC/S$

3 一个对称的 3 输入 NAND 门的逻辑努力等于_____（写成分数形式）

如果上题中的 3 输入 NAND 门的等效扇出 $f=4$ ，已知自载系数 $\gamma=1$ ，那么它的归一化的努力延时等于_____（写成分数形式）

正确答案： $5/3$ $20/3$

4 逻辑努力和下列哪些因素有关（）

- A 尺寸系数
- B 逻辑门的结构
- C 工艺参数
- D 外部负载

正确答案：B

5 一个组合逻辑电路性能优化的目标是使得输入到输出的每条路径的延时都最短。

正确答案：×

6 通过复制电路的方式把关键路径上的分支结构去掉是一种能够缩短关键路径延时的优化技术。

正确答案：√

7 一条组合逻辑路径，调整各级门的尺寸系数使得路径延时最短时对应的条件是

- A 所有逻辑门的尺寸系数取最小值
- B 所有逻辑门的尺寸系数取面积允许的最大值
- C 每级门的门努力都相等
- D 门级门的逻辑努力都相等

正确答案：C

8 对于存在多管堆叠结构的大扇入逻辑门，应该把关键输入信号（最晚到达的信号）连接到（）

- A 内侧的晶体管上
- B 外侧的晶体管上
- C 尺寸最大的晶体管上

正确答案：A

9 组合逻辑路径存在分支时会使得路径的延时____

- A 增大
- B 减小
- C 不变


正确答案：A

H=GBF

10 对于一条逻辑级数可变的逻辑路径，为了减小路径延时，通常将每级门的门努力设为____

正确答案：4

11 考虑如下 3 种 6 输入静态互补 CMOS 的 AND 门(标准反相器 $W_p/W_n=2$, 自载系数=1)。算一算，当路径电气努力 $F=1$ 时下列哪个设计最快。（）



A B C

正确答案：B 可以求得 (a) 的路径逻辑努力 $G=8/3$ ，总的本征延时 $P=6+1$ ，当 $F=1$ 时，它的延时 $D=P+2\sqrt{GF}=10.3$ ；(b) 的 $G=5/3 \times 5/3$ ，总的本征延时 $P=3+2$ ，当 $F=1$ 时，它的延时 $D=5+2\sqrt{(5/3 \times 5/3)}=8.3$ ；(c) 类似地，可求得 $D=11.8$ 。

第五章

1 多选题：芯片的功耗会影响下列哪些系统指标（）

- A 待机时间
 - B 散热成本
 - C 可靠性
 - D 设计复杂度
- 正确答案：ABC

2 一个逻辑门输出从低电平向高电平翻转的过程中存在__动态功耗,从高电平向低电平翻转的过程中存在__动态功耗

A 电容充电功耗和直流通路引起的功耗, 直流通路引起的功耗

B 电容充电功耗和直流通路引起的功耗, 电容充电功耗和直流通路引起的功耗

C 电容充电功耗, 直流通路引起的功耗

D 直流通路引起的功耗, 电容充电功耗和直流通路引起的功耗

E 电容充电功耗和直流通路引起的功耗, 无

正确答案: A

3 一个数字电路的平均功耗和下列哪些量成正比()

A 开关活动性

B 工作频率

C 电路的寄生电容

D 全摆幅时的电源电压

正确答案: ABC

4 在实际电路设计中为了减小整个芯片的短路电流功耗, 通常要使得所有逻辑门的输入信号翻转速度比输出信号快 ()

正确答案: ×

尽量相等

5 避免组合逻辑的动态冒险有利于降低电路的功耗 ()

正确答案: √

避免毛刺

6 (多) 一个输入为 0 的 CMOS 反相器的 PMOS 管存在哪些会引起静态功耗的漏电流 ()

A 栅氧化层隧穿电流

B 亚阈值漏电流

C 栅极感应漏端漏电 GIDL

D pn 结反偏漏电流 (BTBT)

正确答案: A (少选不得分)

输入为 0 的 CMOS 反相器, PMOS 为导通状态

7 一个大扇入 NAND 门的静态功耗随着等于 0 的输入信号的数量增加而__

A 增大

B 减小

正确答案: B 截止的更多, 堆叠效应

8 当一个逻辑门的电容以外部负载电容为主时, 把它的尺寸放大 2 倍, 以减小传播延时, 它的平均功耗将变为原来的__倍, 一次翻转的能量消耗将是原来的__倍。

正确答案: 2 1

这道题目考察的是“功耗延时积”的概念, 电路一次翻转的总能耗, 也就是功耗延时积等于 $0.5 CV^2$, 当电源电压固定, 它就之和电路的总电容成正比, 题目中提到“逻辑门的电容以外部负载电容为主”, 也就是说它的本征电容可以忽略, 也就意味着, 增大逻辑门尺寸的时候,

总的电容近似不变，那么它的一次翻转的能量消耗是不变的，所以第 2 项的答案应该是 1 倍。而平均功耗则是等于单位时间内电容充电的能量，它和充电电流成正比 ($P=IV$)，当逻辑门尺寸增大 2 倍，根据晶体管电流方程可知，它的导通电流会相应地增大 2 倍，所以它的平均功耗增大 2 倍，所以第一空应该填 2。同时它的延时会缩小两倍，而功耗延时积 PDP 保持不变，这和前面分析的总能耗是原来 1 倍是一致的。

9 (多) 当一个电路的静态功耗不可忽略时，关于使它一次翻转消耗的总能量最小的电源电压的表述正确的是 ()

A 应该充分降低 VDD


B 能耗与 VDD 不是单调关系，存在一个最优的电源电压

C 过低的 VDD 会引起静态能耗增加

D 最优的 VDD 通常小于晶体管的阈值电压

正确答案：BCD 静态能耗等于静态漏电流和翻转过程所需时间的乘积，虽然 VDD 降低会降低漏电流，但是也会延长电路翻转的延时，而后者变化幅度更大，因此翻转过程消耗的总静态能耗是随着 VDD 下降而增大的。

10 考虑下图电路，已知 C_{ext} 与 C_{g1} 的比值等于 4 时，如果对给定的第二级反相器的尺寸系数 f ，通过调节电源电压使得电路的总延时不大于额定电压和 $f=1$ 时的延时的情况下，能耗最低，那么 $f=1.2$ 和 $f=1.4$ 两种情况下对应的最优能耗哪个更小? ()



A $f=1.2$

B $f=1.4$

正确答案：B maybe 因为 $F=4$ ，在对应的能耗曲线上先下降在上升。